_{Оглавление}

Содержание книги......................................................................................................... 14

Программные средства Xilinx Foundation............................................................... 16

WWW.DDPP.COM......................................................................................................... 17

Для преподавателей....................................................................................................... 17

О том, как готовилась эта книга.................................................................................. 18

Ошибки............................................................................................................................. 18

Благодарности................................................................................................................. 18

Глава 1

Введение.................................................................................................................... 21

1.1.0 цифровом проектировании............................................................................... 21

1.2. Соотношение между аналоговым и цифровым.............................................. 23

1.3. Цифровые устройства............................................................................................ 27

1.4. Электронные аспекты цифрового проектирования....................................... 28

1.5. Роль программирования в проектировании цифровых устройств............. 30

1.6. Интегральные схемы.............................................................................................. 32

1.7. Программируемые логические устройства..................................................... 37

1.8. Специализированные интегральные схемы...................................................... 38

1.9. Печатные платы....................................................................................................... 40

1.10.  Уровни проектирования цифровых устройств.............................................. 41

1.11.  Самое главное........................................................................................................ 46

1.12.  Напутствие.............................................................................................................. 47

Упражнения..................................................................................................................... 48

Глава 2

Числовые системы и коды............................................................................ .... 49

2.1.  Позиционные системы счисления...................................................................... 49

2.2.  Восьмеричные и шестнадцатеричные числа................................................... 51

2.3.  Общие преобразования позиционных систем счисления............................. 53

2.4.  Сложение и вычитание недесятичных чисел.................................................... 56

2.5.  Представление отрицательных чисел................................................................. 59

2.5.1.  Представление чисел в прямом коде со знаком..................................... 59

2.5.2.  Системы представления чисел в форме дополнения............................ 60

2.5.3.  Дополнительный код..................................................................................... 60

2.5.4.  Представление двоичных чисел

в двоичном дополнительном коде....................................................................... 62

2.5.5.  Представление в форме поразрядного дополнения.............................. 63

2.5.6.  Представление двоичных чисел в обратном коде.................................. 63

2.5.7.  2.5.7. Представление чисел с избытком.................................................... 64

2.6. Сложение и вычитание двоичных чисел

в дополнительном коде................................................................................................. 64

2.6.1.  Правила сложения......................................................................................... 64

2.6.2.  Графическая интерпретация...................................................................... 65

2.6.3.  Переполнение................................................................................................ 66

2.6.4.  Правила вычитания....................................................................................... 67

2.6.5.  Дополнительный код и двоичные числа без знака................................ 68

2.7.  Сложение и вычитание двоичных чисел в обратном коде........................... 69

2.8.  Двоичное умножение........................................................................................... 71

2.9.  Двоичное деление.................................................................................................. 73

2.10. Двоичные коды десятичных чисел................................................................... 74

2.11.КодГрея.................................................................................................................... 77

2.12.  Коды символов...................................................................................................... 79

2.13.  Коды действий, условий и состояний.............................................................. 79

2.14.  n-мерные кубы и расстояние............................................................................. 83

2.15.  Коды, обнаруживающие и исправляющие ошибки..................................... 84

2.15.1.   Коды, обнаруживающие ошибки............................................................ 85

2.15.2.   Коды, исправляющие ошибки

и обнаруживающие многократные ошибки..................................................... 87

2.15.3. Коды Хэмминга.................................................................................................. 88

2.15.4.   Циклические коды....................................................................................... 92

2.15.5.   Двумерные коды......................................................................................... 93

2.15.6.   Коды с контрольной суммой................................................................... 95

2.15.7.   Коды «m из n».............................................................................................. 96

2.16. Коды для последовательной передачи и хранения данных......................... 96

2.16.1.   Параллельное и последовательное представление данных............... 96

2.16.2.   Сигнальные коды для последовательной передачи............................. 97

Обзор литературы.......................................................................................................... 101

Упражнения..................................................................................................................... 102

Задачи............................................................................................................................... 104

Глава 3

Цифровые схемы........................................................................................................... 107

3.1.  Логические сигналы и вентили............................................................................ 108

3.2.  Семейства логических схем.................................................................................. 113

З.З.КМОП-логика............................................................................................................ 114

3.3.1. Логические уровни КМОП-схем................................................................ 114

    3.3.2. МОП-транзисторы.......................................................................................... 115

    3.3.3. Базовая схема КМОП-инвертора................................................................. 116

3.3.4.  КМОП-схемы И-НЕ и ИЛИ-НЕ.................................................................... 119

3.3.5.  Коэффициент объединения по входу........................................................ 120

3.3.6.  Неинвертирующие вентили......................................................................... 122

3.3.6.  КМОП-схемы И-ИЛИ-НЕ и ИЛИ-И-НЕ.................................................... 123

3.4. Электрические свойства КМОП-схем................................................................. 125

3.4.1.   Общий обзор.................................................................................................. 125

3.4.2.   Справочные данные и спецификация...................................................... 126

3.5. Электрические характеристики

КМОП-схем в установившемся режиме.................................................................. 129

3.5.1.  Логические уровни и помехоустойчивость............................................ 129

3.5.2.  Поведение схемы с активными нагрузками............................................ 131

3.5.3.  Поведение схемы с неидеальными входными сигналами................... 138

3.5.4.  Коэффициент разветвления по выходу.................................................... 140

3.5.5.  Влияние нагрузки.......................................................................................... 141

3.5.6.  Неиспользуемые входы................................................................................ 141

3.5.7.  Броски тока и развязывающие конденсаторы........................................ 142

3.5.8.  Как испортить КМОП-схему....................................................................... 143

3.6. Динамические свойства КМОП-схем................................................................. 144

3.6.1.   Длительность переходного процесса....................................................... 145

3.6.2.   Задержка распространения........................................................................ 151

3.6.3.   Потребляемая мощность............................................................................. 153

3.7. Другие варианты входных и выходных цепей КМОП-схем........................... 155

3.7.1.  Логические ключи......................................................................................... 155

3.7.2.  Триггер Шмитта............................................................................................. 156

3.7.3.  Схемы с тремя состояниями....................................................................... 157

3.7.4.  Схемы с открытым стоком.......................................................................... 160

3.7.5.  Подключение светодиодов.......................................................................... 162

3.7.6.  Шины с несколькими источниками сигналов......................................... 164

3.7.7.  Монтажная логика......................................................................................... 164

3.7.8.  Резисторы, соединяющие выходы схем с шиной питания................... 165

3.8. Семейства схем КМОП-логики............................................................................. 169

3.8.1.  Семейства схем НС и НСТ........................................................................... 169

3.8.2.  Семейства схем VHC и VHCT...................................................................... 170

3.8.3.  Электрические характеристики схем семейств
HC,HCT,VHC и VHCT............................................................................................... 170

3.8.4.  Схемы семейств FCT и FCT-T..................................................................... 176

3.8.5.  Электрические характеристики схем

семейства FCT-T....................................................................................................... 177

3.9. Логические схемы на биполярных транзисторах............................................. 179

3.9.1.  Диоды............................................................................................................... 180

3.9.2.  Диодная логика............................................................................................... 183

3.9.3.  Биполярные транзисторы............................................................................ 185

3.9.4.  Транзисторный инвертор............................................................................ 188

3.9.5.  Транзисторы Шоттки.................................................................................... 189

3.10. Транзисторно-транзисторная логика............................................................... 191

3.10.1.  Базовый ТТЛ-вентиль И-НЕ...................................................................... 191

3.10.2.  Логические уровни и запас помехоустойчивости.............................. 195

3.10.3.  Коэффициент разветвления по выходу.................................................. 196

3.10.4.  Неиспользуемые входы............................................................................. 199

3.10.5.  ТТЛ-схемы других типов........................................................................... 201

3.11. Семейства ТТЛ-схем............................................................................................ 203

3.11.1.  Первые семейства ТТЛ-схем................................................................... 203

3.11.2.  ТТЛ-схемы с транзисторами Шотгки..................................................... 204

3.11.3.  Характеристики ТТЛ-схем........................................................................ 204

3.11.4.  Справочные данные для ТТЛ-схем......................................................... 205

3.12.  Сопряжение КМОП-и ТТЛ-схем....................................................................... 208

3.13.  Схемы низковольтовой КМОП-логики

и их сопряжение с другими схемами........................................................................ 209

3.13.1.LVTTL-и LVCMOS-логика с напряжением питания 3.3 В................... 210

3.13.2.   Входы, допускающие напряжение 5 В................................................... 211

3.13.3.   Выходы, допускающие напряжение 5 В................................................ 213

3.13.4.   Сопряжение TTL-схем и схем с уровнями LVTTL:

сводка результатов.................................................................................................. 214

3.13.5.  Логические схемы с напряжениями питания 2.5 В и 1.8 В................ 214

3.14. Эмиттерно-связанная логика............................................................................. 215

3.14.1.  Базовая схема ЭСЛ...................................................................................... 216

3.14.2.  Семейства ЭСЛ-схем 10К/10Н.................................................................. 219

3.14.3.  Семейство ЭСЛ-схем 100К........................................................................ 222

3.14.4.  ЭСЛ-схемы с положительным напряжением питания....................... 222

Обзор литературы.......................................................................................................... 223

Упражнения.................................................................................................................... 225

Задачи............................................................................................................................... 230

Глава 4

Принципы проектирования

комбинационных логических схем........................................................................... 237

4.1.Алгебра переключений........................................................................................... 238

4.1.1.  Аксиомы.......................................................................................................... 239

4.1.2.  Теоремы о функциях одной переменной................................................ 242

4.1.3.  Теоремы о функциях двух и трех переменных....................................... 242

4.1.4.  Теоремы о функциях n переменных......................................................... 244

4.1.5.  Двойственность.............................................................................................. 247

4.1.6.  Стандартные представления логических функций................................. 250

4.2. Анализ комбинационных схем............................................................................. 254

4.3. Синтез комбинационных схем.............................................................................. 260

4.3.1. Описание и составление схем..................................................................... 260

4.3.2.   Преобразование схем.................................................................................. 262

4.3.3.   Минимизация комбинационных схем..................................................... 266

4.3.4.   Карты Карно................................................................................................... 267

4.3.5.   Минимизация сумм произведений.......................................................... 269

4.3.6.   Упрощение произведений сумм............................................................... 277

4.3.7.   «Безразличные» комбинации переменных............................................ 279

4.3.8.   Минимизация схем со многими выходами............................................ 280

4.4. Программные методы минимизации................................................................ 283

4.4.1.   Представление термов-произведений...................................................... 284

4.4.2.   Нахождение простых импликант путем объединения термов-
произведений ........................................................................................................... 287

4.4.3.   Нахождение минимального покрытия

по таблице простых импликант............................................................................ 289

4.4.4.  Другие методы минимизации................................................................... 291

4.5. Паразитные импульсы на выходе логических схем........................................ 292

4.5.1.   Статические источники опасности........................................................... 293

4.5.2.   Нахождение статических источников опасности

по картам Карно....................................................................................................... 294

4.5.3.   Динамические источники опасности....................................................... 296

4.5.4.   Проектирование схем без источников опасности................................. 296

4.6. Язык описания схем ABEL.................................................................................... 297

4.6.1.   Структура программ на языке ABEL....................................................... 298

4.6.2.   Работа компилятора языка ABEL.............................................................. 301

4.6.3.   Операторы WHEN и блоки равенств........................................................ 303

4.6.4.   Таблицы истинности.................................................................................... 304

4.6.5.   Диапазоны, наборы и отношения............................................................. 307

4.6.6.   Безразличные комбинации входных сигналов....................................... 309

4.6.7.   Проверочные векторы................................................................................. 312

4.7. Язык описания схем VHDL................................................................................... 314

4.7.1.  Ход выполнения проекта............................................................................. 315

4.7.2.  Структура программы.................................................................................. 319

4.7.3.  Типы и константы.......................................................................................... 323

4.7.4.  Функции и процедуры.................................................................................. 329

4.7.5.  Библиотеки и пакеты..................................................................................... 333

4.7.6.  Элементы структурного проектирования............................................... 336

4.7.7.  Элементы потокового проектирования................................................... 341

4.7.8.  Элементы поведенческого проектирования........................................... 344

4.7.9.  Отсчет времени и моделирование............................................................. 351

4.7.10.Синтез............................................................................................................... 354

Обзор литературы.......................................................................................................... 355

Упражнения..................................................................................................................... 359

Задачи................................................................................................................................ 361

Глава 5

Практическая разработка

схем комбинационной логики........................................................................... 369

5.1. Стандарты документации...................................................................................... 370

5.1.1.  Блок-схемы...................................................................................................... 372

5.1.2.  Условные обозначения логических схем................................................. 374

5.1.3.  Имена сигналов и активные уровни.......................................................... 375

5.1.4.  Активные уровни на выводах схем............................................................ 377

5.1.5.  Метод проектирования «инверсия к инверсии».................................... 379

5.1.6.  Расположение элементов на схеме............................................................ 383

5.1.7.  Шины.................................................................................................................. 386

5.1.8.  Дополнительная информация о схеме..................................................... 386

5.2. Временные соотношения в схеме....................................................................... 389

5.2.1.   Временные диаграммы............................................................................... 390

5.2.2.   Задержка распространения........................................................................ 392

5.2.3.   Временные параметры................................................................................ 392

5.2.4.   Временной анализ......................................................................................... 396

5.2.5.   Программные средства временного анализа......................................... 397

5.3. Комбинационные программируемые логические устройства................... 397

5.3.1.   Программируемые логические матрицы............................................... 397

5.3.2.   Программируемые матричные логические устройства..................... 401

5.3.3.   Универсальные матричные логические устройства............................ 405

5.3.4.   Схемы биполярных ПЛУ............................................................................. 407

5.3.5.   Схемы ПЛУ на основе КМОП-логики...................................................... 408

5.3.6.   Программирование и тестирование микросхем................................... 411

5.4. Дешифраторы.......................................................................................................... 413

5.4.1.  Полные дешифраторы.................................................................................. 414

5.4.2.  Условные обозначения крупных логических элементов..................... 416

5.4.3.  Сдвоенный дешифратор 2r4 типа 74x139.................................................. 417

5.4.4 Дешифратор Зr8 типа 74x138........................................................................ 420

5.4.5.  Расширение полных дешифраторов.......................................................... 422

5.4.6.  Описание дешифраторов на языке ABEL

и их реализация в ПЛУ............................................................................................ 424

5.4.7.  Описание дешифраторов на языке VHDL................................................ 431

5.4.8.  Дешифраторы для семисегментных индикаторов................................. 436

5.5. Шифраторы............................................................................................................... 440

5.5.1.  Приоритетные шифраторы......................................................................... 440

5.5.2.  Приоритетный шифратор 74x148............................................................... 442

5.5.3.  Описание шифраторов на языке ABEL

и их реализация в ПЛУ............................................................................................ 445

5.5.4. Описание шифраторов на языке VHDL.................................................... 448

5.6. Устройства с тремя состояниями ....................................................................... 449

5.6.1.   Буферы с тремя состояниями ................................................................... 449

5.6.2.   Стандартные буферы с тремя состояниями

в виде ИС малой и средней степени интеграции ............................................. 452

5.6.3. Описание схем с тремя состояниями

на языке ABEL и их реализация в ШТУ ............................................................. 456

5.6.4. Описание выходов с тремя состояниями

на языке VHDL.......................................................................................................... 460

5.7. Мультиплексоры..................................................................................................... 464

5.7.1.  Стандартные мультиплексоры

в интегральном исполнении.................................................................................. 465

5.7.2.  Расширение мультиплексоров................................................................... 469

5.7.3.  Мультиплексоры, демультиплексоры и шины....................................... 472

5.7.4.  Описание мультиплексоров на языке ABEL

и их реализация в ПЛУ............................................................................................ 473

5.7.5.  Описание мультиплексоров на языке VHDL.......................................... 477

5.8. Логические элементы ИСКЛЮЧАЮЩЕЕ ИЛИ

и проверка на четность................................................................................................. 479

5.8.1.   Вентили ИСКЛЮЧАЮЩЕЕ ИЛИ
и ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ............................................................................... 479

5.8.2.   Схемы проверки на четность...................................................................... 481

5.8.3.9-разрядная микросхема проверки на четность 74x280......................... 481

5.8.4.  Применение схем проверки на четность................................................. 483

5.8.5.  Описание схем ИСКЛЮЧАЮЩЕЕ ИЛИ
и схем проверки на четность на языке ABEL

и их реализация в ПЛУ............................................................................................ 485

5.8.6. Описание схем ИСКЛЮЧАЮЩЕЕ ИЛИ

и схем проверки на четность на языке VHDL.................................................... 486

5.9. Компараторы........................................................................................................... 488

5.9.1.  Структура компаратора............................................................................... 489

5.9.2.  Итерационные схемы.................................................................................... 490

5.9.3.  Итерационная схема компаратора............................................................ 491

5.9.4.  Стандартные компараторы в интегральном исполнении.................... 492

5.9.5.  Описание компараторов на языке ABEL

и их реализация в ПЛУ............................................................................................ 4%

5.9.6. Описание компараторов на языке VHDL................................................. 497

5.10.  Сумматоры, вычитающие устройства и АЛУ............................................... 500

5.10.1.   Полусумматоры и полные сумматоры................................................. 501

5.10.2.   Сумматоры со сквозным переносом..................................................... 501

5.10.3.   Вычитающие устройства........................................................................... 503

5.10.4.   Сумматоры с ускоренным переносом.................................................. 504

5.10.5.  Сумматоры, выполненные в виде ИС

средней степени интеграции................................................................................. 506

5.10.6.  Арифметическо-логические устройства,

выполненные в виде ИС средней степени интеграции................................... 509

5.10.7.   Ускоренный групповой перенос............................................................ 512

5.10.8.   Описание сумматоров на языке ABEL

и их реализация в ГО1У.......................................................................................... 515

5.10.9.  Описание сумматоров на языке VHDL.................................................. 516

5.11. Комбинационные умножители......................................................................... 518

5.11.1.   Структура комбинационных умножителей.......................................... 518

5.11.2.   Описание процедуры умножения на языке ABEL

и ее реализация в ПЛУ............................................................................................ 521

5.11.3. Описание процедуры умножения на языке VHDL.............................. 522

Обзор литературы.......................................................................................................... 528

Упражнения..................................................................................................................... 529

Задачи............................................................................................................................... 533